# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-129769

(43) Date of publication of application: 16.05.1997

(51)Int.Cl.

H01L 23/12

(21)Application number: 07-286987

(71)Applicant: SUMITOMO KINZOKU

**EREKUTORODEBAISU:KK** 

(22)Date of filing:

06.11.1995

(72)Inventor: NAKANO SUMIO


**NAKANO SATORU** 

## (54) CERAMIC PACKAGE

## (57) Abstract:

PROBLEM TO BE SOLVED: To improve pin strength planted on a cold-baked ceramic substrate.

SOLUTION: An alumina substrate or an AIN substrate (abbreviated as 'substrate' hereafter) 16 made of strong material is used for erecting external lead pins 13 on the cold-baked ceramic substrate 11. Pin connection pads 17 are formed on one face of the substrate 16 and solder connection pads 18 on the other face. Both pads 17 and 18 are connected with through hole conductors 19 penetrating the substrate 16. The nail heads 13a of the external lead pins 13 are joined with the pin connection pads 17 of the substrate 16 with AG based brazing filler metals 20. The solder connection pads 18 of the substrate 16 are connected to solder connection pads 14



formed at the back of the cold-baked ceramic substrate 11 with solder 21. A gap between the substrates 11 and 16 is filled with thermosetting resin 22 and both substrates 11 and 16 are adhered.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

## 特開平9-129769

(43)公開日 平成9年(1997)5月16日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 23/12

H01L 23/12

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

特願平7-286987

(22)出願日

平成7年(1995)11月6日

(71)出願人 391039896

株式会社住友金属エレクトロデバイス 山口県美祢市大嶺町東分字岩倉2701番1

(72)発明者 中野 澄夫

山口県美祢市大嶺町東分字岩倉2701番1

株式会社住友金属セラミックス内

(72)発明者 中野 悟

山口県美祢市大嶺町東分字岩倉2701番1

株式会社住友金属セラミックス内


(74)代理人 弁理士 加古 宗男

#### (54) 【発明の名称】 セラミックパッケージ

## (57)【要約】

【課題】 低温焼成セラミック基板に対するピン立て強 度を向上させる。

【解決手段】 低温焼成セラミック基板 11に外部リー ドピン13を立設するために材料強度の強いアルミナ基 板又はAIN基板(以下「基板」と略記する) 16を用 いる。この基板16には、一面にピン接続用パッド1 7、他面に半田接続用パッド18がそれぞれ形成され、 これら両パッド17、18が基板16を貫通するスルー ホール導体19で接続されている。この基板16のピン 接続用パッド17に対して、外部リードピン13のネイ ルヘッド13aがAg系ろう材20により接合されてい る。この基板16の半田接続用パッド18とこれに対応 して低温焼成セラミック基板11の裏面に形成された半 田接続用パッド14とが半田21で接続され、これら両 基板11、16間に熱硬化型のエポキシ系樹脂22が充 填され、両基板11,16が接着されている。



### 【特許請求の範囲】

【請求項1】 回路素子が搭載される低温焼成セラミック基板に、アルミナ基板又はAIN基板を介して外部リードピンを立設したセラミックパッケージであって、前記アルミナ基板又はAIN基板には、一面にピン接続用パッド、他面に半田接続用パッドをそれぞれ形成し、これらピン接続用パッドと半田接続用パッドとを前記アルミナ基板又はAIN基板を貫通するスルーホール導体で接続すると共に、前記ピン接続用パッドに前記外部リードピンをAg系ろう材で接合し、

前記アルミナ基板又はAIN基板の半田接続用パッドとこれに対応して前記低温焼成セラミック基板に形成された半田接続用パッドとを半田で接続すると共に、これら両基板間に接着用樹脂を充填して両基板を接着した構成としたことを特徴とするセラミックパッケージ。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、低温焼成セラミック基板に外部リードピンを立てて配列したPGA(Pin Grid Array)型のセラミックパッケージに関するものである。

### [0002]

【従来の技術】従来より、セラミック基板として最も多く用いられているアルミナ基板は、誘電率が高く、しかも、1500℃以上の高温で焼成する必要があるため、配線導体材料としてMo, W等のシート抵抗値の高い高融点金属を使用せざるを得ない。このため、近年の信号処理の高速化の要求に対して、アルミナ基板ではパッケージ設計が困難になりつつある。

【0003】このような事情から、近年、Ag、AgーPd、Au、Cuなどの低抵抗導体の使用が可能で誘電率が低い低温焼成セラミック基板の需要が急速に増大している。

### [0004]

【発明が解決しようとする課題】上述したように、低温 焼成セラミック基板は電気的特性が優れている反面、低 温焼成セラミック基板に外部リードピンを立ててPGA (Pin Grid Array) 型のパッケージを作ろうとしても、 必要なピン立て強度を確保できない。この理由は、 低 温焼成セラミック基板はアルミナ基板と比較して材料強 度が弱いこと、 アルミナ基板のピン接合材料として用 いられている接合強度の強いAg系ろう材(Ag-C u)は、低温焼成セラミック基板よりも熱膨張係数がか なり大きいため、ろう付け温度によりピン接合部に大き な残留応力が生じ、その残留応力によりピン接合部にク ラックが生じるおそれがあるためである(従ってピン接 合材料として金属系ろう材より融点の低い半田を用いて 残留応力を小さくする必要があるが、半田のみではピン 立て強度が不足する)。このため、従来の低温焼成セラ ミック基板の外部リードピンは、基板端縁部に挟み込ん で固定するクリップリードを用いていた。

【0005】しかし、最近では、低温焼成セラミック基板についても多ピン化のためにPGA型パッケージの要求が強まってきており、その要求に応じるために、ピン接合強度を向上させる技術の開発が重要な技術的課題となっている。

【0006】本発明はこのような事情を考慮してなされたものであり、従ってその目的は、低温焼成セラミック基板に対するピン立て強度を十分に向上させることができ、PGA型パッケージ化の要求を満たすことができるセラミックパッケージを提供することにある。

## [0007]

【0008】この構成では、低温焼成セラミック基板の 強度不足を補うために、低温焼成セラミック基板と外部 リードピンとの間に材料強度の強いアルミナ基板又はA IN基板を介在させ、このアルミナ基板又はAIN基板 に外部リードピンを接合強度の強いAg系ろう材で接合 することで、必要なピン立て強度を確保する。そして低 温焼成セラミック基板とアルミナ基板又はAIN基板と の電気的接続を半田で行うと共に、両基板間に接着用樹 脂を充填して両基板を接着することで、両基板を一体化 して、両基板の熱膨張率の差により発生する応力を接着 用樹脂層で分散させ、両基板間の半田付け部に応力が集 中するのを防いで、半田付け部の破壊を防ぐ。これによ り、本発明のセラミックパッケージは、低温焼成セラミ ック基板の利点(低誘電率、低抵抗、低熱膨張係数)と アルミナ基板又はAIN基板の利点(強いピン立て強 度)とを併せ持ち、両基板の欠点を補完した理想的なパ ッケージ構造となっている。

#### [0009]

【発明の実施の形態】以下、本発明の一実施形態を図1及び図2に基づいて説明する。低温焼成セラミック基板11は複数枚のグリーンシートを積層して1000℃以下で焼成したものであり、表面側にMPUチップ等の回路素子(図示せず)を搭載するキャビティ12が形成されている。この低温焼成セラミック基板11に用いるセ

ラミック材料としては、1000 °C以下で焼成できる低温焼成セラミック材料であれば良く、例えば、 $CaO_3$  SiO2 -A  $1_2$  O3  $-B_2$  O4  $-B_2$  O3  $-B_2$  O3  $-B_2$ 

【0010】このような組成にすると、焼成過程においてアノーサイト若しくはアノーサイト+ケイ酸カルシウムの部分結晶化を起こさせて、酸化雰囲気(空気)中で800~1000℃の低温焼成を可能にするだけでなく、セラミックと導体の焼成過程における微細パターンのずれを上述した部分結晶化により抑えることがではったがないません。から0℃/分という速いスピードで昇温してもも、ファインパターンの形成が容易である。また、焼成もに30~50℃/分という速いスピードで昇温してもも、30~50℃/分という速いスピードで昇温してもも、ファインパターンの形成が高速に収縮性があること無く、バインダーボンをガラス層に封じ込めること無く、バインダーボンをガラス層に封じ込めること無く、バインダーで易に除去でき、更に、800~100℃の焼成温度付近で急速に収縮焼結するため、大型の緻密なセラミック基板を短時間で焼成可能である。

【0011】この低温焼成セラミック基板11は、所定 枚数のグリーンシートを積層して形成したもので、表層 側に積層する数枚のグリーンシートにキャビティ12に 対応する孔を打ち抜き形成し、これを積層してキャビテ ィ12を形成するものである。この低温焼成セラミック 基板11の裏面には、後述する外部リードピン13の接 合位置に対応して、半田接続用パッド14がスクリーン 印刷され、低温焼成セラミック基板11と同時焼成され ている。この半田接続用パッド14を形成する金属とし ては、Ag、Pd、Ag-Pd、Au、Pt等、必要に よりNiメッキ・Auメッキを施した比較的低融点の電 気的特性の良い金属を用いれば良い。各半田接続用パッ ド14は、キャピティ12の周囲に形成された引出し用 端子(図示せず)に対してスルーホール導体15と内層 配線導体(図示せず)を介して電気的に接続されてい る。このスルーホール導体15や内層配線導体について も、Ag、Pd、Ag-Pd、Au、Pt等、比較的低 融点の電気的特性の良い金属を用いて低温焼成セラミッ ク基板11と同時焼成すれば良い。

【0012】この低温焼成セラミック基板11の裏面側に外部リードピン13を立設するために材料強度の強い

アルミナ基板又はAIN基板16を用いている。このアルミナ基板又はAIN基板16は、必要なピン立て強度を確保するために、グリーンシート積層法により厚み寸法が0.5mm~5.0mmに形成されている。このアルミナ基板又はAIN基板16には、下面にピン接続用パッド17、上面に半田接続用パッド18がそれぞれ複数個ずつスクリーン印刷され、これらピン接続用パッド17と半田接続用パッド18とがアルミナ基板又はAIN基板16を貫通するスルーホール導体19で接続用パッド18、スルーホール導体19は、W.Mo等の高融による。これらピン接続用パッド17、半田接続用パッド18、スルーホール導体19は、W.Mo等の高融に金属を用いて、アルミナ基板又はAIN基板16と同時焼成すれば良い。

【 O O 1 3】 このアルミナ基板又は A I N基板 1 6 のピン接続用パッド 1 7 に対して、外部リードピン 1 3 のネイルヘッド 1 3 a が A g 系 ろう材 2 O (例えば A g ー C u)により接合されている。そして、低温焼成セラミック基板 1 1 の半田接続用パッド 1 4 とアルミナ基板又は A I N基板 1 6 の半田接続用パッド 1 8 とが半田 2 1 で接続され、これら両基板 1 1 1 6 間に接着用樹脂である熱硬化型のエポキシ系樹脂 2 2 が充填され、両基板 1 1 1 6 が接着されている。

【0014】以上のように構成したセラミックパッケージの組立手順を図2(a)~(d)に基づいて説明する。外部リードピン13をろう付けする前に、アルミナ基板又はAIN基板16のピン接続用パッド17の表面にNiメッキを施す。その後、図2(a)に示すように、アルミナ基板又はAIN基板16の半田接続用パッド17に対してAg系ろう材20を用いて外部リードピン13のネイルヘッド13aをろう付けする。その後、再度、Niメッキを施し、その上からAuメッキを施す。

【0015】この後、図2(b)に示すように、球状に成形された半田21(例えば直径150μm)をアルミナ基板又はAIN基板16の半田接続用パッド18上に供給し、球状の半田21を半田接続用パッド18に圧着する。尚、半田接続用パッド18上の半田21は、厚膜印刷、メッキ等により形成するようにしても良く、また、半田21の形状も球状に限定されず、角形等であっても良い。

【0016】次に、図2(c)に示すように、アルミナ基板又はAIN基板16上に低温焼成セラミック基板11をセットし、両基板11、16の半田接続用パッド14、18間に半田21を挟み込んだ状態で、リフロー炉に入れ、半田21を溶融して両半田接続用パッド14、18間を半田付けする。半田付け後には、両基板11、16間に半田21によって例えば100μm程度の隙間ができる。

【0017】この後、図2(d)に示すように、両基板 11.16間の隙間にその側面開口から熱硬化型のエポ キシ系樹脂22を圧入して充填し、加熱して硬化させる。これにより、両基板11、16がエポキシ系樹脂22で強固に接着され、一体化される。

【0018】以上説明した実施形態によれば、低温焼成セラミック基板11の強度不足を補うために、低温焼成セラミック基板11と外部リードピン13との間に、材料強度の強いアルミナ基板又はAIN基板16を介在させ、このアルミナ基板又はAIN基板16に外部リードピン13を接合強度の強いAg系ろう材20で接合する。これにより、低温焼成セラミック基板11を用いたPGA型パッケージでも、従来のPGA型アルミナパッケージと同じ十分なピン立て強度を確保することができて、多ピン化にも十分に対応できる。

【0019】そして、低温焼成セラミック基板11とアルミナ基板又はAIN基板16との間を電気的に接続する半田21によって両基板11,16間に形成される隙間にエポキシ系樹脂22を充填して両基板11,16を接着することで、両基板11,16を一体化している。このため、たとえ、両基板11,16の熱膨張率の差が大きいという事情があっても、両基板11,16の熱膨張率の差により発生する応力をエポキシ系樹脂22で分散させて、両基板11,16間の半田21部に応力が集中するのを防ぐことができ、半田21部に応力が集中するのを防ぐことができ、半田21部に応力が集けの信頼性も確保することができる。

【0020】以上の特長により、本実施形態のセラミックパッケージは、低温焼成セラミック基板11の利点(低誘電率、低抵抗、低熱膨張係数つまり搭載半導体素子の熱膨張係数との差が小さいこと)と、アルミナ基板又はAIN基板16の利点(強いピン立て強度)とを併せ持ち、両基板11、16の欠点を補完した理想的なパッケージ構造となっている。

【0021】ところで、従来、アルミナ基板又はAIN基板に外部リードピンを立てる場合アルミナ基板又はAIN基板にスルーホールを形成し、そのスルーホールに外部リードピンを差し込んで固定したものがある。しかし、この構成では、アルミナ又はAINの焼成収縮によりスルーホールが位置ずれして、外部リードピンの位置精度が低下するばかりか、スルーホールの位置ずれの程度によってはスルーホールへの外部リードピンの差し込みが困難になる場合があり、組立性も悪い。

【0022】この点、本実施形態によれば、アルミナ基板又はAIN基板16に形成したピン接続用パッド17に外部リードピン13をろう付けするようにしたので、アルミナ基板又はAIN基板16の焼成収縮によりピン接続用パッド17が多少位置ずれしたとしても、その位置ずれを考慮してピン接続用パッド17を大きめに形成することで、ピン接続用パッド17の位置ずれに全く影響されることなく、外部リードピン13の配列ピッチを正確にろう付けすることができ、品質を向上できると共

に、ピン接合も容易であり、組立性も向上することがで きる。

【0023】尚、本実施形態では、両基板11,16間に充填する接着性樹脂として熱硬化型のエポキシ系樹脂22を用いたが、熱硬化型シリコン系樹脂、常温硬化型シリコン系樹脂等を用いても良く、要は、両基板11,16に対する接着力の強い樹脂を用いれば良い。

【0024】また、本発明の実施形態として、図1及び図2を用いて低温焼成セラミック基板11の裏面側に外部リードピン13を立設する形態を説明したが、図3に示す本発明の他の実施形態のように低温焼成セラミック基板11の表面側にアルミナ基板又はAIN基板16を介して外部リードピン13を立設し、アルミナ基板又はAIN基板16をキャピティ12を取り囲む四角枠状に形成した形態を採用しても良いことは言うまでもない(図3において図1と同一の材料は同一符号を付している)。

#### [0025]

【発明の効果】以上の説明から明らかなように、本発明 によれば、低温焼成セラミック基板にアルミナ基板又は AIN基板を介して外部リードピンを接合強度の強いA g系ろう材で接合するようにしたので、従来のPGA型 アルミナパッケージと同じ十分なピン立て強度を確保す ることができて、多ピン化にも十分に対応できる。しか も、低温焼成セラミック基板とアルミナ基板又はAIN 基板との間を電気的に接続する半田によって両基板間に 形成される隙間に接着性樹脂を充填して両基板を接着す るようにしたので、両基板の熱膨張率の差により発生す る応力を接着用樹脂層で分散させて、半田付け部の破壊 を防ぐことができ、十分な半田付けの信頼性も確保する ことができ、上述した事情と相待って、低温焼成セラミ ック基板の利点(低誘電率、低抵抗、低熱膨張係数)と アルミナ基板又はAIN基板の利点(強いピン立て強 度)とを併せ持った理想的なパッケージ構造とすること ができる。

### 【図面の簡単な説明】

【図 1】本発明の一実施形態を示すセラミックパッケージの縦断面図


【図2】セラミックパッケージの組立工程を説明するための工程図

【図3】本発明の他の実施形態を示すセラミックパッケージの縦断面図


## 【符号の説明】

11…低温焼成セラミック基板、12…キャピティ、13…外部リードピン、13a…ネイルヘッド、14…半田接続用パッド、15…スルーホール導体、16…アルミナ基板又はAIN基板、17…ピン接続用パッド、18…半田接続用パッド、19…スルーホール導体、20…Ag系ろう材、21…半田、22…エポキシ系樹脂(接着性樹脂)。

【図1】



【図2】



【図3】

